Prírodou inšpirované algoritmy

študijné materiály pre projekt mobilnej triedy umelej inteligencie

Späť ku kurzom triedy
Obsah
Ontogénna NN
Čas učenia
The GRD Neural Network Chip
Genetické učenie
GRD architektúra a výkon
The EHW Chip for Adaptive Control
Architektúra EHW



Ostatné kapitoly
Genetické algoritmy
Genetické programovanie
Umelá embryogenéza
Evolučný dizajn
Interaktívny evolučný výpočet
Ekogramatiky
Evolučný hardware


Tutoriály
 Celulárne automaty
 Morfogenéza
 Simulátory
 Evolučné algoritmy
 Chaos
 Roboty
 Rôzne


GRD architektúra a výkon

Na nasledujúcom obrázku je znázornená štruktúra GRD čipu. 100 Mhz RISC procesor je NEC V830, ktorý bol pôvodne vyvinutý pre multimediálne aplikácie. DSP predstavuje 33 Mhz 16-bitový procesor nazývaný tiež PFU (Programmable Function Unit). 15 PFU jednotiek je usporiadaných do binárneho stromu.

GRD akceptuje na vstupe osem 16-bitových vstupov a generuje 16-bitový výstup. GRD čip sa vie sám rekonfigurovať. Simulačné výsledky aplikácií (predikcia a adaptívna ekvalizácia v digitálnej mobilnej komunikácii) ukázali, že výkon jedného GRD čipu je 10 väčší ako výkon procesora Pentium II 400 Mhz.

Hore
Kontakt: Marek Bundzel